来源：雪球App，作者： 趋势超盈，（https://xueqiu.com/1678663536/333982169）
在半导体行业持续追求“更小、更快、更省电”的进程中，传统工艺逐渐触及物理极限。当晶体管尺寸微缩到纳米级别时，漏电流激增、功耗失控等问题成为拦路虎。而高介电常数金属栅极（High-K Metal Gate，HKMG）工艺的诞生，正是破解这一困局的关键钥匙。本文将深度解析HKMG如何掀起半导体制造的颠覆性变革。
传统工艺的“天花板”：为什么需要HKMG？
传统晶体管栅极采用多晶硅（Poly-Si）/氮氧化硅（SiON）组合。随着制程微缩，SiON绝缘层被不断压薄以提升性能，但当其厚度逼近1纳米时，量子隧穿效应导致漏电流飙升，甚至可能击穿绝缘层。这就像试图用一张薄纸阻挡洪水——材料本身的物理性质成为无法跨越的障碍。
HKMG的突破性在于：
- 高K材料替代SiON：以氧化铪（HfO₂，介电常数k=20）为代表的高K介质，可在相同等效氧化物厚度（EOT）下实现更厚的物理层，显著抑制漏电流。
- 金属栅极替代多晶硅：金属栅极不仅电阻更低，还能消除多晶硅的“耗尽效应”，避免电容损失，提升开关速度。
HKMG的核心技术：材料与工艺的双重革命
材料创新：
- 高K介质：HfO₂等材料通过增加介电常数，在保持电容的同时降低漏电。例如，6nm厚的HfO₂等效于1nm的SiO₂，却具备更强的绝缘能力。
- 金属栅极材料：铪（Hf）、钛（Ti）、钽（Ta）等金属被用于调节功函数，精准控制NMOS和PMOS的阈值电压，确保器件性能平衡。
工艺路线：Gate-First vs. Gate-Last
- Gate-First：先形成金属栅极再进行高温退火，工艺兼容性好但面临阈值电压漂移问题，多用于对性能要求不高的低功耗器件。
- Gate-Last：Intel主导的工艺，先以多晶硅栅完成高温步骤，再替换为金属栅。虽然工艺复杂，但能精确控制阈值电压，适用于高性能芯片。
HKMG的“拦路虎”：技术挑战与破解之道
尽管优势显著，HKMG的落地却充满荆棘：
1. 热稳定性不足：DRAM制造中的高温处理可能导致金属与高K层反应，SK海力士通过优化材料堆叠和工艺温度，成功将HKMG整合至DRAM外围电路。
2. 工艺兼容性难题：引入新材料需重新设计测量与控制系统，例如优化虚拟栅去除（DPRM）过程，减少侧向凹陷。
3. 成本控制：通过工艺集成优化（如共享部分掩膜层），SK海力士将新增成本控制在5%以内，实现经济性量产。
应用标杆：SK海力士的“性能跃迁”
在LPDDR5X DRAM中，SK海力士首次将HKMG应用于低功耗场景，成果惊人：网页链接；
- 速度提升33%：得益于金属栅极的低电阻和高K介质的电容优化，信号传输速率大幅提升。
- 功耗降低25%：泄漏电流减少使待机功耗显著下降，尤其契合移动设备需求
这一突破不仅验证了HKMG的技术可行性，更推动DRAM与逻辑芯片（如HBM、AI加速器）的架构融合，开启“存算一体”新纪元。网页链接；
未来展望：HKMG引领的“跨界融合”
随着制程向3nm以下演进，HKMG将与FinFET、GAA等三维结构深度结合。同时，其在存内计算（PIM）和高带宽存储器（HBM）中的应用，正打破存储与逻辑的界限，推动半导体产业进入“异构集成”时代。
最后：
HKMG不仅是材料与工艺的革新，更是半导体行业突破物理极限的思维跃迁。正如SK海力士的实践所示，唯有持续攻克技术壁垒，才能在这场“微缩竞赛”中抢占先机。未来，随着量子计算、AI芯片的崛起，HKMG或将成为更多颠覆性技术的基石。